技术摘要：
本发明的一种基于WB芯片与FC芯片共存的双面挖腔陶瓷封装工艺，在陶瓷基板两侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片和FC芯片分别沉到相应的陶瓷腔里并与陶瓷基板连接，将盖板通过平行缝焊的工艺焊接在陶瓷基板四周的可伐环上，在陶瓷基板背面植球，完成封装。  全部
背景技术：
随着半导体技术的不断发展，越来越多的芯片种类被开发出来以适用于不同的市 场需求，其中WB芯片和FC芯片是为现阶段封装所使用的主流芯片之一。然而现有的芯片的 陶瓷封装结构由于内部空间小，存在难以满足需求的问题。
技术实现要素：
1.发明要解决的技术问题 本发明的目的在于解决现有的芯片的陶瓷封装结构由于内部空间小难以满足需 求的问题。 2.技术方案 为达到上述目的，本发明提供的技术方案为： 本发明的一种基于WB芯片与FC芯片共存的双面挖腔陶瓷封装工艺，在陶瓷基板两 侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片和FC芯片分别沉到相应的陶瓷腔里并 与陶瓷基板连接，将盖板通过平行缝焊的工艺焊接在陶瓷基板四周的可伐环上，在陶瓷基 板背面植球，完成封装。 优选的，所述封装工艺具体包括如下步骤： S100、挖腔，在陶瓷基板两侧面的芯片贴装位置进行挖腔； S200、焊接可伐环，在陶瓷基板上的焊接区上焊接可伐环； S300、绝缘，对同一面的腔体之间进行相互隔离； S400、贴装，将WB芯片和FC芯片分别沉到相应的陶瓷腔里并进行固定； S500、底部填充，使用填充胶填充FC芯片(1)与陶瓷基板(8)之间； S600、导通，将WB芯片、FC芯片与陶瓷基板导通； S700、封帽，将盖板通过平行封焊的方式焊接在陶瓷基板上的可伐环上； S800、植球，对陶瓷基板背面植球，完成封装。 优选的，所述步骤S100中的挖腔具体为先将各生瓷片通过激光或者机械冲制在相 应位置开出槽，再将各层生瓷片叠加在一起进行烧结，该相应位置的槽在叠加一起之后形 成了腔体。 优选的，所述步骤S400中的贴装具体为将FC芯片以表贴的方式贴装到陶瓷基板的 腔体中，贴装精度控制在±35um以内；将WB芯片使用银胶粘接在陶瓷基板的腔体中，芯片粘 接精度控制在±35um以内。 优选的，所述步骤S500中的底部填充具体为对腔体中的FC芯片底部的锡球进行底 部填充胶。 3 CN 111599690 A 说　明　书 2/4 页 优选的，所述步骤S600中的导通包括使用金线或者铝线将WB芯片上的信号和陶瓷 基板的引脚通过键合的方式完成连接。 优选的，所述步骤S200中的焊接区的宽度为1.5～2.0mm。 优选的，底部填充完成后需要进行烘烤使得填充胶完全固化。 优选的，所述用于贴装FC芯片的挖腔深度为0.2～0.4mm，所述用于贴装WB芯片的 挖腔深度为0.4～0.6mm。 优选的，所述烘烤的具体过程为将陶瓷基板置于150℃的温度下烘烤30～40分钟， 使填充胶完全固化。 3.有益效果 采用本发明提供的技术方案，与现有技术相比，具有如下有益效果： 本发明的一种基于WB芯片与FC芯片共存的双面挖腔陶瓷封装工艺，在陶瓷基板两 侧面的芯片贴装位置进行预先挖腔，封装时将WB芯片和FC芯片分别沉到相应的陶瓷腔里并 与陶瓷基板连接，将盖板通过平行缝焊的工艺焊接在陶瓷基板四周的可伐环上，在陶瓷基 板背面植球，完成封装。通过上下侧面分别挖腔并放置WB芯片或FC芯片，使得陶瓷基板的封 装空间变大，提高了陶瓷封装的空间利用率且降低了陶瓷封装的外形尺寸。 附图说明 图1为本实施例的制备的封装结构的内部俯视图； 图2为本实施例的制备的封装结构的内部仰视图； 图3为本实施例的制备的封装结构的结构示意图； 图4为本发明的工艺流程图。 示意图中的标号说明： 1、陶瓷基板；2、焊接区；3、顶面腔一；4、WB芯片；5、金线；6、引脚；7、顶面腔二；8、FC 芯片；9、锡球；10、点胶层；11、可伐环；12、盖板；13、底面腔；17、植球。