技术摘要：
本发明提供一种相干FFH/DS混合扩频系统，系统包括：多通道合路器和信号处理组合；信号处理组合包括接收模块、信号调理网络、发射模块、噪声源及干扰模块、PCIe背板和刀片计算机；发射模块具体用于在FPGA域内根据当前跳频频点选择输出的频段通道；在DA域内并行对多个频  全部
背景技术：
跳频技术是当今抗干扰通信的主流技术之一，广泛应用于军事和民用通信的各个 领域。传统的跳频技术存在跳速低、可用跳频频点数少、跳频带宽窄等问题，跳频技术正在 向高跳速、高隐蔽、自适应跳频等方向发展。FFH/DS(Fast  Frequency  Hopping/Direct  Spread，快跳频/直扩)技术正是应用在这样的需求和背景下，近年来受到了国内外的广泛 关注。 FFH/DS系统具有很高的跳速，其跳速Rh大于或等于符号速率Rs，即用L(L-1)跳传输 一个数据符号，并且在每个跳频点内部都采用直接扩频机制，利用高速率成型的码片对符 号进行调制。FFH/DS体制结合了快跳频与直扩的优点，使系统具有了单符号内多频点分集 的能力，避免了慢跳频抗干扰使复杂的交织环节，扩频增益达到GFH/DS＝GDS*GFH。FFH/DS系统 每跳之间相位会因为载波的切换而产生变化，为使其进行相干的捕获和解调，通常需要对 接收信号的码相位、载波相位和频偏进行三维联合搜索。相对于单载波系统码相位和频偏 的二维搜素，搜索的复杂度成倍上升。 传统的数字相干FFH/DS接收机直接对全带宽信号采样并进行下变频滤波，当跳频 带宽大时，进行多频点联合并行搜索将会消耗信号处理模块大量资源，而串行搜索则需要 对三个维度进行遍历，同步的时间开销大大增加，很难满足许多实时系统的要求。
技术实现要素：
为克服上述现有的FFH/DS系统消耗大量资源，时间开销大的问题或者至少部分地 解决上述问题，本发明实施例提供一种相干FFH/DS混合扩频系统。 本发明实施例提供一种相干FFH/DS混合扩频系统，包括多通道合路器和信号处理 组合； 所述多通道合路器用于将所述信号处理组合输出的干扰、噪声和信号进行合路后 输出至所述信号处理组合的接收信号输入端口； 所述信号处理组合包括FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源 及干扰模块、PCIe背板和刀片计算机； 其中，所述刀片计算机用于根据用户输入的配置参数通过所述PCIe背板向信号调 理网络、FFH/DS发射模块、FFH/DS接收模块，以及噪声源及干扰模块下达指令；接收FFH/DS 接收模块通过所述PCIe背板上传的所述FFH/DS接收模块接收的信号； 所述噪声源及干扰模块用于根据所述指令中的第一控制指令产生相应波形的干 扰和噪声，并将所述噪声发送给所述信号调理网络，将所述干扰发送给所述多通道合路器； 所述FFH/DS发射模块用于根据所述指令中的第二控制指令产生相应波形的信号， 并将所述信号发送给所述信号调理网络； 5 CN 111585606 A 说　明　书 2/9 页 所述FFH/DS接收模块用于根据指令中的第三控制指令接收的信号进行处理，并将 处理后的所述信号通过所述PCIe背板传输至所述刀片计算机； 所述信号调理网络用于根据所述指令中的第四控制指令对所述信号进行衰减控 制，对所述噪声进行增益控制，并将处理后的所述信号和噪声发送至所述多通道合路器； 其中，所述FFH/DS发射模块包括FPGA域和DA域； 所述FFH/DS发射模块具体用于在所述FPGA域内根据当前跳频频点选择输出的频 段通道；在所述DA域内并行对多个所述频段通道进行内插和上变频后，对多个所述频段通 道通过合路后转化到模拟域进行输出；每个所述频段通道对应整个跳频带宽中的一个跳频 频段； 所述FFH/DS接收模块包括FPGA域和AD域； 所述FFH/DS接收模块具体用于在所述AD域内并行对多个所述频段通道进行下变 频后抽取滤波，在所述FPGA域内对多个所述频段通道中的信号进行并行捕获和处理。 具体地，所述信号调理网络包括信号发射通道和噪声通道； 所述噪声源及干扰模块用于将所述噪声源及干扰模块输出的噪声发送给所述噪 声通道； 所述FFH/DS发射模块用于将所述FFH/DS发射模块输出的信号发送给所述信号发 射通道。 具体地，所述噪声源及干扰模块用于根据所述指令中的第一控制指令配置第一参 数，以根据所述第一参数产生相应波形的干扰和噪声；其中，所述第一参数包括干扰类型、 干扰带宽和干扰功率； 所述FFH/DS发射模块用于根据所述指令中的第二控制指令配置第二参数，以根据 所述第二参数产生相应波形的信号；其中，所述第二参数包括发送速率、帧长和跳频图案； 所述FFH/DS接收模块用于根据所述指令中的第三控制指令配置第三参数，以根据 所述第三参数对接收的信号进行处理；其中，所述第三参数包括速率、帧长和跳频图案。 具体地，所述信号调理网络还用于根据所述PCIe背板传输的频点控制指令产生三 路时钟，将所述三路时钟中一路时钟输出至所述FFH/DS接收模块，一路时钟输出至所述 FFH/DS发射模块，一路时钟输出至所述噪声源及干扰模块。 具体地，当所述FFH/DS发射模块为BPSK调制系统时，所述跳频带宽中跳频频段划 分的区间通过以下公式获取： 其中，Γi为第i区间，i为区间编号，fc为所述跳频带宽的中心频率，B为信号带宽，i ∈[1,2,3]。 具体地，所述FFH/DS发射模块具体用于在所述DA域中的NCO处实现正交上变频，多 路所述NCO的起始相位一致； 任一所述NCO处的频点为： 6 CN 111585606 A 说　明　书 3/9 页 其中， 为第j路所述NCO处的频点，fc为所述跳频带宽的中心频率，B为信号带 宽，j∈[1,2,3]。 具体地，任一发射的频点被映射的区间为： 其中，mk为第k跳的频点被映射的区间，fk为第k跳的频点，fc为所述跳频带宽的中 心频率，B为信号带宽； 所述FFH/DS发射模块的FPGA发射端根据mk选择输入频段。 具体地，所述FFH/DS发射模块的FPGA发射端的工作时钟和DA域的采样率满足如下 条件： fDA≥(2fc B)， 其中，fsys为所述FPGA发射端的工作时钟，fDA为所述DA域的采样率，fc为所述跳频 带宽的中心频率，B为信号带宽，fsys＝B/(3P)，P为FPGA域内的并行路数，fDA＝2(2fc B)，则 每个所述频段通道的内插倍数为： M＝6(2fc B)/B； 所述FFH/DS发射模块的FPGA域内第k跳信号为： 其中，ST为第k跳的信号，c为直扩调制后的基带信号波形，θk为所述第k跳的起始相 位，fk为第k跳的频点，mk为第k跳的频点被映射的区间， 为第j个区间中所述NCO处的频 点，t为时间。 具体地，所述FFH/DS接收模块与所述FFH/DS发射模块的结构对称； 所述FFH/DS接收模块中的频段通道与所述FFH/DS发射模块中的频段通道数量相 同； 所述FFH/DS接收模块中跳频频段划分的区间与所述FFH/DS发射模块中的跳频频 段划分的区间相同； 所述FFH/DS接收模块中NCO的设置与所述FFH/DS发射模块中NCO的设置相同。 具体地，所述FFH/DS接收模块包括疏频点多路解跳模块、捕获模块、单路解跳模 块、频段计算及选通模块、帧同步模块、解调模块和译码判决模块； 其中，所述多路解跳模块用于并行接收多个频段通道的信号，并对各所述频段通 道内的信号进行独立的下变频、抽取和滤波后输出； 所述捕获模块用于根据所述FFH/DS接收模块配置的跳频图案将所述多路解跳模 块输出的多路信号进行合并，并根据输出的多路信号的时延参数和频偏参数估计所述信号 的频偏和时延； 所述单路解跳模块用于根据所述信号的频偏和时延调整本地的起跳时间，并补偿 本地的下变频的频偏； 7 CN 111585606 A 说　明　书 4/9 页 所述频段计算及选通模块用于根据所述单路解跳模块输出的起跳信息和所述跳 频图案计算接收的信号所在的频段，根据所述频段为接收的信号选择频段通道； 所述帧同步模块用于对接收的信号的帧头同步头进行捕获，并根据预先获取的帧 头序列对接收的信号进行频偏和时延搜索，以及信号相位估计，根据所述频偏和时延的搜 索结果进行所述频偏和时延的估计，将估计结果反馈至所述单路解跳模块，以供所述单路 解跳模块调整各跳产生载波的频率和解调窗口； 所述解调模块用于接收所述单路解跳模块输出的信号，并根据所述帧同步模块的 时延的搜索结果和信号相位估计的结果对所述信号进行补偿； 所述译码判决模块用于对所述解调模块输出的解调结果进行译码，获取判决后的 符号，并将所述判决后的符号反馈至所述解调模块，以供所述解调模块根据所述判决后的 符号对接收符去调制。 本发明实施例提供一种相干FFH/DS混合扩频系统，该系统中的FFH/DS发射模块和 FFH/DS接收模块均采用频域分段架构，预先将整个跳频频段分为多个频段，减少信号处理 芯片处理资源，并可适用于对FFH/DS系统的并行、快速、相干的同步，从而实现大带宽条件 下相干FFH/DS信号的处理；该系统可方便实现对相干FFH/DS系统的现低信噪比条件和高干 信比条件测试。 附图说明 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。 图1为本发明实施例提供的相干FFH/DS混合扩频系统的整体结构示意图； 图2为本发明实施例提供的相干FFH/DS混合扩频系统中FFH/DS发射模块的结构示 意图； 图3为本发明实施例提供的相干FFH/DS混合扩频系统中FFH/DS接收模块的结构示 意图； 图4为本发明实施例提供的相干FFH/DS混合扩频系统中FFH/DS接收模块的处理流 程示意图。