技术摘要：
本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元，所述方法用于可复写式非易失性存储器模块。所述方法包括：将一第一类数据以一第一写入速度写入第一实体单元；以及将一第二类数据以一第二写入速度写入第二实体单元。所述第一类数据不同于所述第二类  全部
背景技术：
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储 媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable  non-volatile  memory  module)(例如，快闪存储器)具有数据非挥发性、省电、体积小，以及无机械结构等 特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。 一般来说，存储在可复写式非易失性存储器模块的数据可能会因各种因素(例如， 存储器单元的漏电、程序化失败、损毁等)而产生错误比特。例如，当此类具有可复写式非易 失性存储器模块的存储器存储装置处于高速运作时，需要消耗大量的能源使其温度过高， 因此容易造成存储器存储装置损毁，进而导致数据中的错误比特数目超过所能校正的错误 比特数。此时含有错误比特的数据就无法被校正，而造成数据的遗失。此外，可复写式非易 失性存储器模块中数据发生错误的机率亦会随着使用寿命而增加。基此，如何能兼顾存储 器存储装置的存取效能并确保数据的正确性是此领域技术人员所致力的目标。
技术实现要素：
本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元，可改善 上述问题，并有效地提高数据的保存力与数据的正确性。 本发明的范例实施例提供一种数据写入方法，其用于可复写式非易失性存储器模 块。所述可复写式非易失性存储器模块包括多个实体单元，且所述多个实体单元包括第一 实体单元与第二实体单元。所述数据写入方法包括：将第一类数据以第一写入速度写入所 述第一实体单元；以及将第二类数据以第二写入速度写入所述第二实体单元。所述第一类 数据不同于所述第二类数据，且所述第一写入速度不同于所述第二写入速度。 在本发明的一范例实施例中，所述第一写入速度大于所述第二写入速度。 在本发明的一范例实施例中，所述实体单元至少被划分为一存储区与一系统区， 将所述第一类数据以所述第一写入速度写入所述第一实体单元的步骤包括：将所述第一类 数据写入属于所述存储区的所述第一实体单元。将所述第二类数据以所述第二写入速度写 入所述第二实体单元的步骤包括：将所述第二类数据写入属于所述系统区的所述第二实体 单元。 在本发明的一范例实施例中，所述第一类数据包括来自主机系统的使用者数据， 且所述第二类数据包括用于管理所述可复写式非易失性存储器模块的管理数据。 在本发明的一范例实施例中，所述管理数据用于所述可复写式非易失性存储器模 块的损耗平衡操作、坏块管理操作及映射表维护操作的其中之一。 在本发明的一范例实施例中，所述第一写入速度与所述第二写入速度至少相差五 5 CN 111610937 A 说　明　书 2/12 页 倍。 在本发明的一范例实施例中，将所述第一类数据以所述第一写入速度写入所述第 一实体单元的步骤包括：使用第一时脉频率来将所述第一类数据以所述第一写入速度写入 所述第一实体单元。将所述第二类数据以所述第二写入速度写入所述第二实体单元的步骤 包括：使用第二时脉频率来将所述第二类数据以所述第二写入速度写入所述第二实体单 元，其中所述第一时脉频率不同于所述第二时脉频率。 本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写 式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。 所述可复写式非易失性存储器模块包括多个实体单元，且所述多个实体单元包括第一实体 单元与第二实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式 非易失性存储器模块。所述存储器控制电路单元用以将第一类数据以第一写入速度写入所 述第一实体单元，所述存储器控制电路单元还用以将第二类数据以第二写入速度写入所述 第二实体单元。所述第一类数据不同于所述第二类数据，且所述第一写入速度不同于所述 第二写入速度。 在本发明的一范例实施例中，所述第一写入速度大于所述第二写入速度。 在本发明的一范例实施例中，所述实体单元至少被划分为一存储区与一系统区， 所述存储器控制电路单元将所述第一类数据以所述第一写入速度写入所述第一实体单元 的操作包括：将所述第一类数据写入属于所述存储区的所述第一实体单元。所述存储器控 制电路单元将所述第二类数据以所述第二写入速度写入所述第二实体单元的操作包括：将 所述第二类数据写入属于所述系统区的所述第二实体单元。 在本发明的一范例实施例中，所述第一类数据包括来自所述主机系统的使用者数 据，且所述第二类数据包括用于管理所述可复写式非易失性存储器模块的管理数据。 在本发明的一范例实施例中，所述管理数据用于所述可复写式非易失性存储器模 块的损耗平衡操作、坏块管理操作及映射表维护操作的其中之一。 在本发明的一范例实施例中，所述第一写入速度与所述第二写入速度至少相差五 倍。 在本发明的一范例实施例中，所述存储器控制电路单元将所述第一类数据以所述 第一写入速度写入所述第一实体单元的操作包括：使用第一时脉频率来将所述第一类数据 以所述第一写入速度写入所述第一实体单元。所述存储器控制电路单元将所述第二类数据 以所述第二写入速度写入所述第二实体单元的操作包括：使用第二时脉频率来将所述第二 类数据以所述第二写入速度写入所述第二实体单元，其中所述第一时脉频率不同于所述第 二时脉频率。 本发明的另一范例实施例提供一种存储器控制电路单元，其用于控制可复写式非 易失性存储器模块，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电 路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失 性存储器模块。所述存储器管理电路连接至所述主机接口及所述存储器接口。所述存储器 管理电路用以将第一类数据以第一写入速度写入所述第一实体单元。所述存储器管理电路 还用以将第二类数据以第二写入速度写入所述第二实体单元。所述第一类数据不同于所述 第二类数据，且所述第一写入速度不同于所述第二写入速度。 6 CN 111610937 A 说　明　书 3/12 页 在本发明的一范例实施例中，所述第一写入速度大于所述第二写入速度。 在本发明的一范例实施例中，所述实体单元至少被划分为一存储区与一系统区， 所述存储器管理电路将所述第一类数据以所述第一写入速度写入所述第一实体单元的操 作包括：将所述第一类数据写入属于所述存储区的所述第一实体单元。存储器管理电路将 所述第二类数据以所述第二写入速度写入所述第二实体单元的操作包括：将所述第二类数 据写入属于所述系统区的所述第二实体单元。 在本发明的一范例实施例中，所述第一类数据包括来自所述主机系统的使用者数 据，且所述第二类数据包括用于管理所述可复写式非易失性存储器模块的管理数据。 在本发明的一范例实施例中，所述管理数据用于所述可复写式非易失性存储器模 块的损耗平衡操作、坏块管理操作及映射表维护操作的其中之一。 在本发明的一范例实施例中，所述第一写入速度与所述第二写入速度至少相差五 倍。 在本发明的一范例实施例中，存储器管理电路将所述第一类数据以所述第一写入 速度写入所述第一实体单元的操作包括：使用第一时脉频率来将所述第一类数据以所述第 一写入速度写入所述第一实体单元。存储器管理电路将所述第二类数据以所述第二写入速 度写入所述第二实体单元的操作包括：使用第二时脉频率来将所述第二类数据以所述第二 写入速度写入所述第二实体单元，其中所述第一时脉频率不同于所述第二时脉频率。 基于上述，在本发明的一范例实施例中，通过以不同的速度来写入具有不同类型 的数据，由此可在维持数据存取效能的同时，确保数据的正确性。 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图 作详细说明如下。 附图说明 包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部 分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。 图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输 出(I/O)装置的示意图。 图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装 置的示意图。 图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意 图。 图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。 图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。 图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的 示意图。 图7是根据一范例实施例示出的时脉信号输出电路的概要方块图。 图8是根据一范例实施例示出的对应不同写入速度的时脉信号的示意图。 图9是根据一范例实施例示出的数据写入方法的流程图。 附图标号说明 7 CN 111610937 A 说　明　书 4/12 页 10：存储器存储装置 11：主机系统 110：系统总线 111：处理器 112：随机存取存储器 113：只读存储器 114：数据传输接口 12：输入/输出(I/O)装置 20：主机板 201：U盘 202：存储卡 203：固态硬盘 204：无线存储器存储装置 205：全球定位系统模块； 206：网络接口卡； 207：无线传输装置； 208：键盘； 209：屏幕； 210：喇叭； 32：SD卡； 33：CF卡； 34：嵌入式存储装置； 341：嵌入式多媒体卡； 342：嵌入式多芯片封装存储装置； 402：连接接口单元； 404：存储器控制电路单元； 406：可复写式非易失性存储器模块； 502：存储器管理电路； 504：主机接口； 506：存储器接口； 508：错误检查与校正电路； 510：缓冲存储器； 512：电源管理电路； 514：时脉信号输出电路； 601：存储区； 602：系统区； 610(0)～610(B)：实体单元； 612(0)～612(C)：逻辑单元； 702：时脉信号产生电路； 8 CN 111610937 A 说　明　书 5/12 页 704：除频电路； 706：时脉控制电路； ICS：初始时脉信号； CS_1：第一时脉信号； CS_2：第二时脉信号； CL1：第一控制参数； CL2：第二控制参数； 801、803：时脉信号； S901：步骤(将第一类数据以第一写入速度写入第一实体单元)； S903：步骤(将第二类数据以第二写入速度写入第二实体单元，其中所述第一类数 据不同于所述第二类数据，且所述第一写入速度不同于所述第二写入速度)。