技术摘要：
本发明公开的一种基于TSV的嵌套磁芯电感器，包括硅衬底层，硅衬底层的上下表面各设置有一介质层，硅衬底层内设置有条状的磁芯，磁芯的外周沿其长度方向同心嵌套有两个螺旋电感器，两个螺旋电感器均由分别位于两个介质层内的金属互连线和上下穿过硅衬底层的硅通孔内的金  全部
背景技术：
硅通孔技术是实现三维集成电路的关键技术。在三维集成电路中，硅通孔除了实 现芯片之间的垂直互联外，还被用于制作集成无源器件，三维电感器就是其应用之一。电感 器被认为是模拟、射频和微波电路中的重要元件，如低噪声放大器、功率放大器、滤波器、振 荡器、阻抗匹配网络和DC-DC转换器等。而传统的二维平面螺旋电感器，损耗高，品质因数难 以提高，且占位面积大，难以满足高集成度集成电路的要求。基于TSV的三维螺旋电感器，具 有更高的电感密度和更小的占位面积，能够有效解决二维电感器所面临的问题。一般的三 维螺旋电感器多为单层结构，需要通过增大线圈匝数或TSV高度来增大电感值，这导致了更 大的芯片面积以及空间体积占用，对高集度集成电路是不利的。
技术实现要素：
本发明的目的在于提供一种基于TSV的嵌套磁芯电感器，解决了现有电感器电感 密度小的问题。 本发明所采用的技术方案是：一种基于TSV的嵌套磁芯电感器，包括硅衬底层，硅 衬底层的上下表面各设置有一介质层，硅衬底层内设置有条状的磁芯，磁芯的外周沿其长 度方向同心嵌套有两个螺旋电感器，两个螺旋电感器均由分别位于两个介质层内的金属互 连线和上下穿过硅衬底层的硅通孔内的金属柱连接而成。 本发明的特点还在于， 硅衬底层上表面设置的介质层为顶部介质层，硅衬底层下表面设置的介质层为底 部介质层。 硅通孔在磁芯沿其长度方向两侧的硅衬底层内各上下开设有两列，磁芯每侧与其 靠近一列的硅通孔为第二硅通孔，磁芯每侧与其远离一列的硅通孔为第一硅通孔，第一硅 通孔的上下两端和第二硅通孔的上下两端都分别向外延伸至顶部介质层内和底部介质层 内，第二硅通孔的上下两端分别在顶部介质层内和底部介质层内延伸的长度都不大于第一 硅通孔的上下两端分别在顶部介质层内和底部介质层内延伸的长度。 金属柱包括分别填充于第一硅通孔内的第一金属柱和填充于第二硅通孔内的第 二金属柱，第一金属柱与硅衬底层之间、第二金属柱与硅衬底层之间均设置有绝缘层。 绝缘层、顶部介质层和底部介质层的材料均为二氧化硅、氮化硅或氮氧化硅中的 一种。 两个螺旋电感器包括第一螺旋电感器和靠近磁芯的第二螺旋电感器，第一螺旋电 感器包括并列设置于顶部介质层内的多个顶部第一金属互连线和并列设置于底部介质层 内的多个底部第一金属互连线，底部第一金属互连线与顶部第一金属互连线在水平面内成 夹角，相邻两个顶部第一金属互连线和底部第一金属互连线的首尾依次通过第一金属柱连 3 CN 111584457 A 说　明　书 2/3 页 接；第二螺旋电感器包括并列设置于顶部介质层内的多个顶部第二金属互连线和并列设置 于底部介质层内的多个底部第二金属互连线，底部第二金属互连线与顶部第二金属互连线 在水平面内成夹角，相邻两个顶部第二金属互连线和底部第二金属互连线的首尾依次通过 第二金属柱连接。 顶部第一金属互连线、底部第一金属互连线、顶部第二金属互连线、底部第二金属 互连线、第一金属柱和第二金属柱的材料均为铜或铝中的一种。 第一螺旋电感器的两端分别设置有第一输入端和第一输出端，第二螺旋电感器的 两端分别设置有第二输入端和第二输出端。 本发明的有益效果是：本发明一种基于TSV的嵌套磁芯电感器，通过两个螺旋电感 器的嵌套结构能够适应现有的集成电路工艺，实现了电感器占位面积的减半，电感器密度 的倍增；此外，本发明还通过设置磁芯不仅有效的提高了单位面积的电感值，而且实现了电 感值的可调，这使得电感器的利用率大大提高。 附图说明 图1是本发明一种基于TSV的嵌套磁芯电感器去除硅衬底层和介质层后的俯视图； 图2是本发明一种基于TSV的嵌套磁芯电感器的截面图。 图中，1.硅衬底层，2.磁芯，3.顶部介质层，4.底部介质层，5.第二硅通孔，6.第一 硅通孔，7.第一金属柱，8.第二金属柱，9.绝缘层，10.顶部第一金属互连线，11.底部第一金 属互连线，12.顶部第二金属互连线，13.底部第二金属互连线，14.第一输入端，15.第一输 出端，16.第二输入端，17.第二输出端。