技术摘要：
本发明提供了一种芯片叠装结构和芯片叠装方法，涉及芯片封装技术领域，该芯片叠装结构包括：基板；贴装在基板上的基底芯片层；多个呈阶梯状逐层堆叠在基底芯片层上并与基板电连接的第一芯片堆叠层；堆叠在第一芯片堆叠层上的中间芯片堆叠层；多个呈阶梯状逐层堆叠在中  全部
背景技术：
随着半导体行业的快速发展，电子产品微型化越来越薄以满足用户的需求以及产 品性能与内存越来越高，因此，半导体封装结构采用多个芯片叠装(Stack-Die)技术或者芯 片FOW(flow  over  wire)叠装技术，将两个或者多个芯片叠装在单一封装结构中，实现产品 封装体积减小以及提升产品性能。此种叠装产品(记忆卡/存储卡)，通常拥有2种类型芯片， 记忆存储芯片以及芯片，通过叠装方式封装在同一基板unit内。 在现有的堆叠技术中，存在封装结构尺寸过大，芯片堆叠数量少，芯片堆叠过高导 致封装工艺过多，封装材料过多并且造成成本居高不下等问题。
技术实现要素：
本发明的目的在于提供一种芯片叠装结构，其能够大幅提升堆叠数量，大大降低 了封装尺寸和封装成本。 本发明的另一目的在于提供一种芯片叠装方法，能够大幅提升堆叠数量，并大大 降低了封装尺寸和封装成本。 本发明是采用以下的技术方案来实现的。 在一方面，本发明提供了一种芯片叠装结构，包括：基板；贴装在基板上的基底芯 片层；多个呈阶梯状逐层堆叠在基底芯片层上并与基板电连接的第一芯片堆叠层；堆叠在 第一芯片堆叠层上并同时与基板和第一芯片堆叠层电连接的中间芯片堆叠层；多个呈阶梯 状逐层堆叠在中间芯片堆叠层上并与中间芯片堆叠层电连接的第二芯片堆叠层；其中，多 个第一芯片堆叠层的宽度沿堆叠方向逐层增加，多个第二芯片堆叠层的宽度沿堆叠方向逐 层减小，且第一芯片堆叠层的宽度和第二芯片堆叠层的宽度均小于中间芯片堆叠层的宽 度。 进一步地，每个第一芯片堆叠层包括多个第一芯片，每层的第一芯片并排设置，相 邻两层的多个第一芯片交错设置，以使每个第一芯片堆叠在基底芯片层或另外两个相邻的 第一芯片上。 进一步地，每个第二芯片堆叠层包括多个第二芯片，每层的第二芯片并排设置，相 邻两层的多个第二芯片交错设置，以使每个第二芯片堆叠在中间芯片堆叠层或另外两个相 邻的第二芯片上。 进一步地，芯片叠装结构还包括顶置芯片，顶置芯片堆叠在第二芯片堆叠层上并 与第二芯片堆叠层电连接。 进一步地，基板上设置有凹槽，基底芯片层容置在凹槽中。 进一步地，基底芯片层的厚度与凹槽的深度相同，第一芯片堆叠层堆叠在基底芯 4 CN 111554672 A 说　明　书 2/8 页 片层和基板上。 进一步地，基底芯片层包括底置芯片和控制芯片，控制芯片贴装在凹槽内，底置芯 片堆叠在控制芯片上，第一芯片堆叠层堆叠在底置芯片上。 进一步地，基底芯片层还包括胶层，胶层填充在凹槽内并包覆在底置芯片和控制 芯片外，且胶层的厚度与凹槽的深度相同。 进一步地，芯片叠装结构还包括塑封体，塑封体包覆在基底芯片层、第一芯片堆叠 层、中间芯片堆叠层和第二芯片堆叠层外。 在另一方面，本发明提供了一种芯片叠装方法，包括以下步骤： 将基底芯片层堆叠在基板上； 将多个第一芯片堆叠层逐层堆叠在基底芯片层上； 将中间芯片堆叠层堆叠在第一芯片堆叠层上； 将多个第二芯片堆叠层逐层堆叠在中间芯片堆叠层上； 其中，多个第一芯片堆叠层的宽度沿堆叠方向逐层增加，多个第二芯片堆叠层的 宽度沿堆叠方向逐层减小，且第一芯片堆叠层的宽度和第二芯片堆叠层的宽度均小于中间 芯片堆叠层的宽度。 本发明具有以下有益效果： 本发明提供的一种芯片叠装结构，通过层层堆叠的基底芯片层、第一芯片堆叠层、 中间芯片堆叠层和第二芯片堆叠层，并且多个第一芯片堆叠层的宽度逐层增加，多个第二 芯片堆叠层的宽度逐层减小，且第一芯片堆叠层的宽度和第二芯片堆叠层的宽度均小于中 间芯片堆叠层的宽度，使得整个芯片叠装结构呈上下小、中间大的纺锤状，相邻层级之间的 芯片能够错位设置，实现打线电连，并且相较于现有的芯片堆叠结构能够在单位体积内堆 叠更多的芯片，并且降低了堆叠高度，减小了封装尺寸，节约了封装材料。相较于现有技术， 本发明提供的芯片叠装结构，其能够大幅提升堆叠数量，并大大降低了封装尺寸和封装成 本。 附图说明 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附 图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对 范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这 些附图获得其他相关的附图。 图1为本发明第一实施例提供的芯片叠装结构的整体结构示意图； 图2为本发明第一实施例提供的芯片叠装结构的局部结构示意图； 图3为本发明第二实施例提供的芯片叠装方法的步骤框图。 图标：100-芯片叠装结构；110-基板；111-凹槽；130-基底芯片层；131-控制芯片； 133-底置芯片；135-胶层；150-第一芯片堆叠层；151-第一芯片；160-顶置芯片；170-中间芯 片堆叠层；171-中间芯片；180-塑封体；190-第二芯片堆叠层；191-第二芯片。